特点：
1、 开发板提供丰富的接口资源和实例程序。从易到难，一步步引导用户学习开发。
2、选配《基于QuartusII的FPGA/CPLD数字系统设计实例》教程书一本。让用户理论和实际相结合，合理安排学习开发时间。
(页面最下方有介绍此书的详细说明)
3、详细的说明文档，包括原理图讲解，实验操作及现象说明，QuartusII软件使用指导书，以及入门操作指导视频。
4、互动式的学习开发环境。提供一些让用户独立完成的实验程序设计，以检验用户学习开发的程度，用户先自己设计，在QQ群讨论，我们最后在QQ群公布程序源码供用户参考。
5、专业工程师负责技术支持，公司提供完善的售后服务。
精彩图片展示
一、系统简介
00IC-EPM240学习开发套件是基于EPM240T100C5N的FPGA/CPLD学习开发平台。提供了丰富的硬件资源和大量的实验例程，并详细介绍了如何在本实验平台上完成各个实验过程，实现对板上资源的利用，从而使用户对数字系统的开发流程熟练掌握。用户无需再购买任何开发工具，只要有一台计算机，就可以学习开发FPGA/CPLD了；同时引出EPM240的所有I/O口可全部用于扩展，方便用户开发自己的产品，最大限度的为用户节约成本和加快学习开发速度。
本学习开发套件特别适合FPGA/CPLD设计的初、中级学习者，也可以直接用于数字嵌入式控制系统中，减少成本，缩短产品开发周期。
二、系统硬件资源
1、主芯片采用ALTERA MAXII系列的EPM240T100C5N(相当于8650门CPLD,容量是以前的EPM7128的两倍，并且可以烧写至少10万次以上)。MAX II器件采用了全新的CPLD体系结构，在所有CPLD系列中单位I/O成本最低，功耗最低。MAX II运用了低功耗的工艺技术，和前一代MAX器件相比，成本降低了一半，功率降至十分之一，容量增加了四倍，性能增加了两倍。
特性 | EPM240 |
逻辑单元（LE） | 240 |
典型等效宏单元 | 192 |
最大用户I/O管脚 | 80 |
用户Flash存储量（bits） | 8192 |
速度等级 | 5 |
最快tpd1（角至角性能） | 4.5ns |
可用封装 | 100-pin TQFP |
2、标准JTAG下载口，防反插设计。可接ByteBlasterII和USB-Blaster下载电缆。
3、开发板上提供的有源晶振频率为50MHz。
4、电源部分采用外接电源和USB供电两种形式，并有电源控制开关。
5、8个贴片LED灯，可显示一个字节的数据状态。
6、4位一体7段数码管
7、8位拨码开关
8、1602字符液晶接口
9、8×8LED点阵
10、蜂鸣器
11、3×4矩阵键盘
12、一组模拟交通灯
13、复位按键
14、PS/2接口
15、RS232串口
16、两组预留接口（U11/U12）
17、I/O引出扩展口（提供给用户自定义各类功能）
三、实例程序实验相关说明
1、 数字系统0-1实验
本实验主要是加强用户对数字系统中0、1的直观认识。8位拨码开关输入，对应输出到8位LED灯，拨码拨上到ON，对应位LED灯亮，拨码拨下，对应位LED灯熄灭。
2、 BCD码转换实验
SW1-SW4输入4位二进制数，8位LED显示转换后的BCD码（LED灭表示0，亮表示1）。
3、 全加器实验
利用拨码输入任意两个3位二进制数，相加结果以十进制数输出到数码管上。
4、 减法器实验
SW1-SW6输入任意两个3位二进制数作为减数与被减数，结果以十进制数输出到数码管上。
5、 两位并行乘法器
输入任意两个2位2进制数，相乘后结果以十进制数输出到数码管上。
6、 优先编码器实验
同时输入8位2进制数请求信号，优先编码器响应优先级别最高的请求信号，并以3位2进制数输出到LED灯上。
7、 3-8译码器实验
三个输入端共有8种状态组合（000—111），8个输出信号分别对应8种状态，译码器可译出当前输入状态，并对应输出到8位LED灯上（该位LED灯亮）。
8、 4位比较器实验
输入为2路4位二进制数A和B，A、B比较结果输出到数码管上，如果A大，数码管显示A，B大则显示B，相等则显示0。
9、 多路选择器实验
A为选择信号，B、C是两路3位二进制数，当A为1是输出数据为B，为0时输出数据为C。
10、高/低分频器实验
将50MHz的时钟输入信号进行不同倍数的分频，分频后将频率高的输出到LED22上，频率低的输出到LED15上，用户可以对比两个LED闪烁的频率。
11、同步计数器实验
本程序实现的是16进制的同步计数器功能，计数器状态在数码管上显示，分别对应0－F。
12、8态有限状态机实验
数字系统中任何时序电路都可以表示为有限状态机（FSM）。本程序实现的是一个8态的状态机转换实验，数码管实时显示当前状态。
13、LED流水灯实验
8位LED灯D15-D22逐个亮一次，然后全部亮，再从D22-D15依次熄灭。
14、加减可控状态灯实验
拨码开关1控制状态灯是否工作（1工作，0不工作），拨码开关2控制加减法计数（1加法，0减法），4位LED灯以二进制数循环变换显示状态。
15、8位数据数码管显示实验
8位二进制数据输入，EPM240读入数据后以十进制数输出到数码管，任意一位数据发生变化，数码管亦随之对应变化。
16、4位数码管动态扫描实验
以动态扫描方式在4位数码管“同时”显示0123，帮助用户了解数码管动态显示的方法。
17、9999计数器数码管动态显示
程序设计了一个4位十进制计数器，以递增的方式在4位数码管上向上计数动态循环显示0000-0001-0002.…..9999-0000-0001-……
18、矩阵键盘实验
程序对3×4矩阵键盘扫描，有任意键按下，立即读出其键值，并在数码管上显示相应数值。
19、按键顺/倒序计数实验
程序对外部触发事件（按键按下）进行计数统计，结果输出到数码管显示；其中K1为顺序累加计数，K2为倒计数。
20、8×8LED点阵动态显示实验
利用行列动态扫描的方法，在8×8LED点阵上显示一个“电”字。
21、8×8LED点阵汉字滚动实验
程序利用矩阵编码的方法，在8×8LED点阵上显示一个汉字，并从由到左连续滚动显示。
22、模拟交通灯实验
程序实现的是模拟十字路口的交通灯自动控制系统。开始南北走向通行，即南北绿灯亮、东西红灯亮；然后转到南北黄灯亮、东西红灯亮以及南北红灯亮、东西黄灯亮的延时状态；最后进入东西走向通行，即东西绿灯亮，南北红灯亮。如此反复运行。
23、蜂鸣器发声实验
通过向蜂鸣器发送一定频率的方波可以使蜂鸣器发出相应的音调，本实验通过设计一个状态机和分频器使蜂鸣器发出“多来咪发梭拉西多”的循环音调。
24、蜂鸣器播放音乐实验
本程序通过蜂鸣器发声原理让蜂鸣器播放具有一定节奏的音乐，如“北国风光”等，并在8*8LED点阵上动态显示播放时的音律。
25、PS/2键盘实验
程序读取外接键盘的键值，在数码管上显示当前被按下的键盘的键值。
26、串口通信实验
开发板向PC串口发送数据，打开串口调试助手可显示发送的数据。
27、LCD1602字符液晶显示实验
程序运行后，在1602字符液晶上显示两行“Welcome www.00ic.com ^_^”，并从右到左动态循环显示。
四、设计进阶程序参考（本部分程序主要是一些实际应用的例子，提供源码和仿真波形，仅供用户开发时参考）
1、基带码发生器程序设计
2、采用等精度测频原理的频率计设计
3、电子琴程序设计
4、电梯控制器程序设计
5、电子时钟设计
6、自动售货机程序设计
7、出租车计价器程序设计
8、步进电机定位控制系统设计
五、互动实验程序设计（以下实验供用户独立完成，以检查用户对FPGA/CPLD学习开发的掌握程度，用户可以在QQ群中互相交流设计方法以及实验代码，我们会在QQ群中一起讨论并不定期公布源码）
1、在8×8LED点阵上交替显示“电子”两个字
2、在4位数码管上同时进行循环加/减法计数
要求前2位减法（FF->00循环），后2位加法（00->FF循环），并要求加法计数频率是减法计数频率的2倍。
3、数字密码锁
密码锁密码由拨码开关设定，矩阵键盘K1-K8为密码序列输入，判断结果由8×8LED点阵和蜂鸣器表示，若输入密码正确，则LED点阵上显示“√”，若输入密码错误则LED点阵显示“×”，累计三次输入错误，蜂鸣器报警。
4、实现和PC机进行基本的串口通信功能的UART设计。
程序实现一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位（低电平0），8个数据位，1个结束位（高电平1）。时钟频率为50MHz，串口的波特率可调，要求支持5种数据波特率（即1200bps、2400bps、4800bps、9600bps、19200bps），默认波特率是9600。串口处于全双工工作状态，按动板子上的K1按键，CPLD向PC发送“welcome"字符串（串口调试助手按ASCII码接受）；PC可随时向CPLD发送0-F的十六进制数据，CPLD接受后显示在7段数码管上。
六、配套光盘资料和软件
1、完整的原理图（PDF格式）；
2、芯片手册：提供开发板上全部芯片的芯片资料；
3、赠送Foxit Reader、Sscom串口调试助手、调试工具；
4、赠送液晶字模软件；
5、用户手册：非常详细，包含电路分析、代码介绍、quartus使用说明等。
6、QuartusII安装使用视频教程；
7、Altera下载线硬件安装视频教程；
8、QUARTUSII 7.2版本软件。
9、ModelSim软件
10、VHDL语言例程集锦（约700例）
11、VHDL教程、VHDL编程教学示例等
12、硬件描述语言例子集（几十个程序源码）
13、VERILOG例程135例
14、VERILOG教程
15、赠送扫描书籍《Altera FPGA_CPLD设计（基础篇）》以及《Altera FPGA_CPLD设计（高级篇）》
16、独家提供QuartusII软件精通必备——中文版QuartusII软件使用指导书
以上赠送资料仅供学习用，请勿用于商业用途！
七、产品装箱清单
1、测试好的00IC-EPM240 CPLD开发板一块
2、USB供电线一条
3、串口线一条
4、DVD光盘一张
5、保修卡
6、USBBlaster下载器一套
其他选配件：
1、蓝底白字LCD1602液晶（需另加15元）
2、5V/1A开关电源（需另加15元）
3、《基于QuartusII的FPGA/CPLD数字系统设计实例》教程书（需另加40元）
八、技术支持和售后服务说明
用户凭购买时的唯一序列号，可以获得电话，QQ在线，E-mail等不同形式的技术支持，另外一定要加入到我们的QQ群38687585，我们会在QQ群中一起讨论相互帮助并不定期公布互动实验程序设计的源码。用户凭保修卡可以获得1个月包换，1年保修的售后服务。
相关信息
